ÍNDICE DE CONTEÚDO
| Data do webinar | Horário início do webinar | Horário fim do webinar |
| 24/02/2021 | 19:30 | 21:00 |
Resumo do webinar
- Este webinar discutirá brevemente sobre o processamento de algoritmos por Software e por Hardware, quais as decisões e compromissos de escolhas envolvidos em um projeto de hardware;
- Mostrará um possível fluxo de projeto de ASIC e algumas etapas de um projeto de FPGA;
- Detalhará o projeto do CHIP SAMPA, um projeto desenvolvido por pesquisadores brasileiros com colaboração internacional;
- Discutirá o emprego de FPGAs tanto para testes, no caso SAMPA, quanto para tratamentos de dados, no caso, para o ASIC Medipix, um ASIC desenvolvido pelo CERN como sensor de fótons.
Objetivo do webinar
- Visão geral do projeto de ASIC discutindo suas etapas, fluxo digital, fluxo analógico, ferramentas ( Cadence e Mentor);
- Discutir brevemente o atual projeto de FPGA, considerando processadores embarcados nas FPGAs.
- Mostrar o projeto de uma ATE ( Automatic Test Equipment) para realizar testes de manufatura usando as cadeias de scan ( DFT). Aqui usou-se FPGA + HPS!
- Ilustrar cada solução de projeto de hardware entre ASIC e FPGA;
Slides:
Convidado
Dionísio de Carvalho
Doutorando na Engenharia Elétrica – Poli-USP
Minibio Graduado em Engenharia da Computação pela UNIFEI em 2009, fez o programa CI Brasil com ênfase em projetos digitais ainda em 2009. Realizou mestrado na USP com o tema de processamento hardwired de algoritmos para um aparelho auditivo. Trabalhou com fluxo backend de diversos ASICs, sendo o último e mais importante o chip SAMPA, utilizado pelo CERN e desenvolvido na USP com cooperação de diversos países. Trabalhou em empresas multinacionais como a Smart Modular Technologies e a LG electronics. Concluiu no final de 2020 um MBA em gestão e engenharia de produtos e serviços no PECE – USP e está na último ano do Doutorado, também na USP, com o tema de detecção de câncer de mama por meio de sinais de micro-ondas utilizando SDR (Software Defined Radio).
Inscrição
Sobre o Autor
