Tutorial de Verilog – O primeiro Projeto com Quartus

Quartus

Neste post vou explicar como fazer seus projetos no Quartus da Altera. O Quartus é uma IDE fácil de usar que permite que se crie projetos em Verilog, VHDL ou System Verilog e permite que se sintetize para FPGAs da Altera. Para aprender Verilog e fazer simulações, no entanto, é uma excelente IDE, simples de utilizar e bem conhecida. A seguir mostro como criar seu primeiro projeto utilizando essa IDE com várias telas para guiá-lo durante o processo de configuração do primeiro projeto. Seguir esse tutorial leva no máximo 30 minutos para quem nunca utilizou o software. Estou utilizando o Quartus 13.0 SP1, mas o mesmo tutorial também é valido para as versões que foram lançadas após essa, incluindo a versão 14 e 15. 

Bom, vamos lá. Depois de instalado o Quartus Web Edition da Altera, que pode ser achado facilmente para download neste link (recomendo fazer o download com a configuracao padrão e instalar a configuração padrão. A instalação leva muito tempo pois requer a movimentação de muitos arquivos para o seu HD) e abra o software.

Criando seu projeto no Quartus…

Clique no botão para criar um novo projeto.

quartus 2

Siga em frente. Clique em Next.

quartus 3

Eu utilizei um nome para meu projeto como MUX6 e selecionei uma pasta para meus trabalhos.

quartus 4

Nesse momento é solicitado para que se insira arquivos no projeto. Como ainda não criamos nenhum e não estamos trabalhando com nenhum FPGA, siga em frente e clique em Finish.

quartus 5

O projeto foi criado até esse momento. Crie um arquivo vazio, o primeiro de seu projeto.

quartus 6

Crie um arquivo com as características Verilog HDL File. Isso informa que é um arquivo em Verilog.

quartus 7

Salve seu arquivo com um nome. No meu caso, salvei como MUX6, o arquivo principal com o mesmo nome do projeto.

quartus 8
quartus 9

Repita o procedimento e crie um arquivo para o testbench. Esse arquivo servirá para testar o circuito que está criando. Ele aplicará nesse caso sinais no circuito criado para que se possa verificar o seu funcionamento.

quartus 7
quartus 8

Gosto de utilizar o mesmo nome do arquivo principal seguido de underline TB para sinalizar que esse arquivo é um Testbench.

quartus 20

É necessário informar ao Quartus qual é o Testbench e qual é o arquivo principal de síntese do hardware. Para setar o arquivo pincipal, clique em Files, como indicado na figura e depois clique com botão direito sobre o arquivo MUX6.v e selecione a opção Set as Top-Level Entity.

quartus 21

Selecione com o botão direito o arquivo de testbench e selecione Properties para setar as propriedades desse arquivo. 

quartus 22

Informe então que esse arquivo é seu arquivo de Testbench. Selecione Verilog TestBench File.

quartus 23

Em seguida também é necessário informar ao Quartus que o Testbench criado será utilizado para esse projeto. Para isso é necessário acessar o menu e clicar em Assignments e então Settings.

quartus 24

Clique em compile testbenchs como o indicado e então, clique em TestBenches

quartus 25

E então aparecerá a seguinte janela para setar os testbenches. Clique em New e selecione o arquivo de testbench.

quartus 26

Clique em …

quartus 27

Escolha o seu testbench, nesse caso MUX6_TB.

quartus 28

 Complete os Campos. A janela tem que ficar como a seguir:

quartus 30

E então, clique em OK, OK, APPLY e OK.

Em MUX6.v, copie e cole o código abaixo:

No arquivo MUX6_TB, copie e cole o código abaixo: 

Então terá a seguinte visão. Clique em Start Compilation, um símbolo parecido com Play na barra superior.

quartus 34

O projeto então compilará com sucesso.

quartus 36

Comece então a Simulação RTL, que utiliza o Mentor Graphics ModelSim como padrão. Clique no botão como indicado na imagem abaixo. 

quartus 36

Quatro janelas serão lançadas. Eu, particularmente, acho uma bagunça a maneira em que diversas janelas são arremeçadas em sua tela. No entanto, ele funciona assim.

OBS: Caso algo esteja errado no Testbench, as telas não serão iniciadas. Então é necessário, para que se possa entender o que aconteceu, que se veja o log. Para isso, acesse na janela que abriu do Modelsim, o menu view, transcript.

quartus 37

Para se ver o resultado da simulação, maximize a janela WAVE.

quartus 38

Para fazer com que as ondas apareçam na tela, Pressione F. Esse atalho faz com que todas as ondas se ajustem à sua tela, é o comando FIT. Para zoom, use o C. Ele dará zoom sobre onde clicar sobre as ondas. Para que os sinais tenham os mesmos nomes que no testbench e nos arquivos de seu projeto, é necessário que se pressione o botão indicado na imagem, na esquerda, abaixo.

quartus 40

É isso! Deixe suas dúvidas abaixo e terei o prazer de te ajudar.

Outros artigos da série

<< Tutorial de Verilog – Ponto Fixo e Ponto Flutuante em Verilog – Parte ITutorial de Verilog – 7 formas de representar um MUX em Verilog >>
Website | Veja + conteúdo

Sou formado em Engenharia Elétrica na USP Sao Carlos, com mestrado em Engenharia Elétrica no Rochester Institute of Technology pelo CsF. Tenho 17 anos de experiência em projetos de circuitos eletrônicos. Escrevo regularmente para o Embarcados, adoro eventos sobre tecnologia, onde posso rever amigos e conhecer pessoas do ramo.

Licença Creative Commons Esta obra está licenciada com uma Licença Creative Commons Atribuição-CompartilhaIgual 4.0 Internacional.

Receba os melhores conteúdos sobre sistemas eletrônicos embarcados, dicas, tutoriais e promoções.

Comentários:
Notificações
Notificar
guest
5 Comentários
recentes
antigos mais votados
Inline Feedbacks
View all comments
Felipe Braga
Felipe Braga
25/07/2019 15:43

Caramba, que frustrante, um texto explicativo e só tem comentários a respeito das 3 entradas e 1 saída, o resto do código sem nenhuma explicação, não adiantou de nada.

Henrique Oliveira dos Santos
10/11/2015 11:40

Eu acho os métodos de entrada do Quartus bem “emburrada”. Há vezes que se deseja realizar uma gesto que é comum a outros softwares que no quartus opera por uma maneira não tão usual.

O testbench (ModelSIM) é muito poderoso =) uma função em especial é a possibilidade de gerar scripts de teste em .txt e salvá-los para utilizar várias vezes entre diferentes simulações e estágios do projeto.

Thiago Lima
Reply to  Henrique
10/11/2015 11:45

Concordo Henrique. Acho facil de usar, no entanto entrar com determinadas informacoes requer mais cliques e mais preenchimento de campos que os outros softwares/ides.

Luciano
Luciano
17/10/2017 00:10

Placa DE1 da altera
►Sei que quando trabalha com bloco esquemático devo fazer o Assignment
► descobri fazer com arquivo de excel que existe para DE1, poré a cada novo projeto devo associar a esse arquivo.
►outra vez soube que associa a o arquivo
►► afinald e contas como faço apenas uma vez isso
► sei que se associar vou usar o nomes dos botões da placa etc.
► esse tal de assignment é muito chato fazer de forma manual

Luciano
Luciano
17/10/2017 00:04

Uso a placa DE1 da altera e soube que existe uma maneira de associar os pinos do FPGA ( ciclone II) com o quartus sem necessitar de fazer o Assingnment.
O conjunto de arquivo que fica no TOPDE1 não sei direito

Outro momento é para associar com arquivo de excel….
Outra vez associar com arquivo DE0_Default/DE0_default.qsf.

► Afinal de contas qual devo associar para não fazer esse tal de assignment

Talvez você goste:

Séries



Outros da Série

Menu