Projetando regulador chaveado de baixo ripple para MCU's e FPGA's

Regulador Chaveado

 

O uso de processadores e lógica programável vem crescendo muito nos últimos anos. Para atender essa demanda crescente de aplicações, com restrições cada vez maiores na alimentação, estão surgindo conversores chaveados de alto desempenho e integração.

 

Ao longo da última década, a porcentagem de projetos com FPGA (Field Programmable Gate Arrays) e MCU's (Microcontroller) deu um salto, passandode poucos milhões em 2003 à dezenas de milhões em 2013 no mercado nacional. Mercado que exige fontes mais limpas e baratas que permitam atingir elevada eficiência e garantam o bom funcionamento da parte digital.

 

Para atender a essa demanda, houve a necessidade de criar uma nova arquitetura para a distribuição de potência na placa, denominada IPA (Intermediate Power Architecture), onde, a partir de uma tensão intermediaria com baixa regulação (Em geral, +5V ou +12V) se gera a tensao final regulada, na qual o principal componente é o Point-of-Load (POL). Os POL fazem o trabalho árduo de converter uma tensão mais alta e pouco regulada do barramento de alimentação da PCB numa tensão de poucos volts, e precisa o bastante para ser utilizada pela lógica digital.

 

Uso de Point-Of-Load (POL)

 

O uso de POL soluciona o problema de demanda de correntes elevadas e baixo ripple na tensão, necessária para alimentar semicondutores mais modernos. Para isso, é adicionado um conversor (seja ele chaveado ou linear) próximo do seu ponto de uso e/ou carga. Nesse artigo, o foco será o uso de POL chaveado, do tipo abaixador de tensão (Buck). Normalmente, os POL funcionam com uma tensão de entrada de 12VDC à 5VDC e fornecem à carga tensões de 0,65V à 3,3V, com corrente na ordem de centenas de miliampéres à centena de ampéres.

 

No projeto de um POL, vários fatores devem ser levados em conta como a resistência de condução das chaves, retificação síncrona, tipo e valor dos capacitores de filtragem, modelo do indutor, resistência interna do indutor e capacitores, variação da capacitância com a tensão DC – principalmente quando o alvo é atingir baixo ripple de saída e alta eficiência na conversão. As questões da seleção da frequência de chaveamento e do ponto ótimo de trabalho dos componentes usados também devem ser bem avaliadas pelo projetista para obter-se um projeto de sucesso.

 

A vantagem em aumentar a frequência de chaveamento do POL

 

O conversor chaveado abaixador (Buck) funciona através do armazenando de energia da fonte no indutor - na forma de campo magnético - para posterior entrega dessa energia à carga. Esse processo de chaveamento entre armazenagem e entrega deve ser repetido periodicamente, para que o conversor opere de maneira satisfatória. Assim, a frequência de chaveamento (fSW) influencia na operação do circuito, conforme pode ser visto nas equações 1 e 2 abaixo.

 

fig1

 

 Com o aumento da frequência, o indutor (normalmente o maior componente de uma fonte chaveada de pequena potência 0.5~20W) e os capacitores de entrada/saída podem ser diminuídos, conforme pode ser visto pelas equações. A resposta transitória do circuito, com o aumento da frequência também é beneficiada, pois atinge mais rápido o valor de regime permanente, o ripple de entrada e saída da fonte são reduzidos e as perdas por ligar/desligar o canal do MOSFET também são menores. Ou seja, o projetista só tem a ganhar com o aumento da frequência? Infelizmente não, o próximo tópico sobre perdas irá abordar o ponto negativo do aumento da frequência de chaveamento. Entretanto, mesmo havendo pontos negativos, as vantagens pesam mais que as desvantagens. 

 

Ponto ótimo de operação do POL: perdas IR igual a perdas no chaveamento

 

O aumento da frequência de operação traz muitas vantagens para o funcionamento e redução no numero e/ou tamanho dos componentes passivos usados no circuito. Entretanto, ela também acaba causando problemas, pois acima de uma determinada frequência, as perdas por chaveamento (como a carga e descarga do gate dos MOSFET, o loop de histerese do indutor e as emissões de ondas eletromagnéticas) aumentam demasiadamente, atingindo valores impraticáveis para produtos comerciais. 

 

Uma boa relação entre frequência de trabalho e ponto ótimo de operação envolve o comparativo  das perdas estáticas (ou IR) com as perdas dinâmicas (ou por chaveamento).

 

De uma maneira simples elas podem ser exemplificadas como:

 

 fig2

 

Onde:     

           RDS - soma das resistência de condução dos transistores da retificação síncrona;

           IMAX - é a corrente de saída máxima;

           CGATE - é a capacitância de gate dos transistores MOSFET;

           VDD - é a tensão aplicada no gate dos transistores MOSFET;

           fSW - é a frequência de operação.

 

Aumentando a eficiência do POL: substituindo LDO por reguladores chaveados

 

Os reguladores lineares (LDO) tem dominado o mercado no que se refere a alimentação de FPGA's e MCU's de média e baixa complexidade – nos quais correntes de até 2A são necessárias. Essa dominação deve-se ao legado das fontes lineares, da baixa necessidade de reguladores eficientes (soluções normalmente alimentadas pela rede elétrica), além de serem circuitos mais simples de se projetar – na maioria dos casos basta apenas selecionar a corrente do regulador e definir a tensão de saída. Porém, está havendo uma grande mudança nesse mercado. O regulador chaveado com custos cada vez mais reduzidos, encapsulamentos menores e ripple de saída na faixa de milivolts, além de apresentar maior eficiência quando comparado ao LDO, estão fazendo com que este seja obsoletado. Outro motivador dessa mudança é a busca de muitas empresas pela redução da corrente total consumida pelo equipamento (seja ligado ou em espera) e por uma área menor de placa. Uma regra simples para descobrir onde utilizar LDO e onde utilizar conversor chaveado é dada analisando-se a relação entre tensão de saída e tensão de entrada, e a corrente de saída, como apresentado a seguir:

 

Caso  ocorra a seguinte situação:

fig3

 

 

utilizar  LDO; senão utilizar regulador chaveado.

 

Numa visão macro do sistema, percebe-se que a utilização do regulador chaveado no projeto não implica apenas numa maior eficiência do POL. Mas como o regulador chaveado irá drenar uma corrente menor nos barramentos de alimentação, o projetista pode utilizar trilhas de cobre com espessura mais fina na PCB, assim como menor área de dissipação. Além disso, pode-se reduzir também a fonte externa (reduzindo o custo), visto que a corrente drenada pelos POL’s será menor.

 

É possível citar como outros pontos a favor dos reguladores chaveados a redução da fadiga térmica na placa (por não esquentarem tanto), a ampla gama de CI’s disponíveis no mercado com tensões de entrada de 1,3V até 76V e corrente de saída na faixa de 75mA até 120A, além de inúmeros componentes com eficiência na conversão chaveada em torno de 95%!

 

Exemplo prático: conversor Buck (abaixador) para alimentar Core e I/O de FPGA CycloneIV da Altera

 

O circuito mostrado a seguir é utilizado no kit de FPGA MercurioIV® da MacnicaDHW (2). O mesmo consiste em dois conversores abaixadores de tensão independentes, que geram 1,2VDC e 3,3VDC para alimentar, respectivamente, o nucleo da FPGA (Figura 1) e os pinos de entrada e saída (Figura 2). É utilizada uma tensão de 5VDC - através de uma fonte externa ou USB2.0 - para alimentar os circuitos. Decidiu-se utilizar o dispositivo MAX1951A para ambos os conversores, visto que a corrente máxima necessária em cada barramento é de aproximadamente 2A.

 

 

Figura1

 

 

Figura2

 

O circuito elétrico e o layout

 

O circuito integrado MAX1951A é o cérebro e o coração do circuito. Ele trabalha numa frequência fixa de chaveamento de 1MHz e possui internamente as chaves do lado alto e do lado baixo (retificação síncrona), o que garante reduzido espaço de placa (Figura 3) aliado a alta eficiência (superior a 90% em alguns casos). O valor e tipo dos componentes passivos utilizados foram definidos de acordo com a sugestão do fabricante Maxim Integrated, presentes no manual do componente (3).

 

figura3

 

O layout também requer atenção no seu desenvolvimento. Como sugestões estão o uso de planos e polígonos para interligar os componentes que exigem correntes mais altas (evitando ao máximo trilhas finas para fazer estas conexões); manter os capacitores de entrada e saída, indutor e o circuito integrado o mais próximos possível – para reduzir loops grandes de corrente; e afastar a parte de controle (resistores de realimentação e compensação) da parte de potência – para não haver crosstalk. Utilizar sempre boas práticas de layout aumenta a probabilidade de que o circuito funcione de acordo com o projeto na placa!

 

Melhorando o ripple: Usando da malha de controle a seu favor

 

A malha de controle dos conversores tem a função de estabilizar a tensão de saída independentemente da tensão de entrada e da corrente de saída. Para isso, é utilizado um sinal de realimentação da tensão de saída, que é comparado com um valor de referência interno para controlar as chaves de potência. Nos conversores que suportam ajuste da tensão de saída, normalmente é utilizado um divisor resistivo para adequar a tensão de saída à tensão de realimentação de referência. Porém, quando se utiliza apenas resistores para fazer essa adequação de tensão (exemplo R149 e R158 da Figura 1), o ripple que aparece no pino de realimentação é também um valor fracionário do ripple que está presente na saída. Assim, a malha de controle, por melhor que seja, não conseguirá reduzir o ripple de saída.

 

Uma maneira de resolver esse problema é adicionar um capacitor de pequeno valor (capacitores cerâmicos na faixa de dezenas a centenas de pF são recomendados) entre o pino de realimentação e a saída do conversor (exemplo C211 da Figura 1). Este capacitor adicional tem a função de deixar passar apenas o valor AC ou o ripple por inteiro (e não apenas uma parte dele, caso haja um divisor resistivo somente no loop de realimentação) da saída para ser sentida através da malha de controle. Essa alteração causará uma diminuição do ripple a um valor que depende basicamente da tensão de realimentação do regulador (Vfb) e da tensão de saída (Vout). Esse novo ripple pode ser calculado como:

 

fig4

 

Pode-se fazer uso desse capacitor sempre que for necessário reduzir o ripple da sua fonte (chaveada ou linear), porém cuidado com certas malhas de controle e valores de capacitância, pois a inserção desse componente no circuito pode causar instabilidade na saída. Simulações e testes práticos são sempre bem-vindos!

 

Como medir o ripple?

 

O processo de medição do ripple de saída é simples, mas se executado de maneira incorreta, pode introduzir erros nos resultados. Esses erros normalmente são originados pelo uso de um fio com uma garra tipo jacaré de aterramento da ponta de prova - entre a ponteira do osciloscópio e o circuito a ser testado - ao funcionar como antena, captando ondas eletromagnéticas presentes no ambiente e afetando o resultado. Para minimizar esses erros, ao invés de conectar o GND da ponta de prova através do fio com a garra jacaré a referencia (terra) do circuito a ser testado, utilize a conexão ao GND usando o conector ao terra em forma de mola (Que normalmente já esta disponível nos modelos mais novos de osciloscópio). Um outro detalhe para garantir uma medida fiel, é utilizar sempre os terminais do capacitor de saída e/ou entrada para conectar a ponteira do osciloscópio (sinal e GND) ao circuito a ser testado.

 

Capacitores cerâmicos e a sua variação com tensão DC

 

O capacitor cerâmico apresenta uma série de características que o tornam preferido para a filtragem da tensão de entrada e saída de fontes chaveadas de baixa potência quando comparado a outros tipos de capacitores. Podem-se citar como exemplos maior vida útil, ESR e ESL reduzidos e baixo custo. Entretanto, o capacitor cerâmico sofre uma grande influência negativa quando é polarizado com uma tensão DC (4) – no caso dos conversores chaveados, essa tensão DC é Vin ou Vout. As figuras 4 e 5 mostram esse comportamento para os capacitores de saída das fonte em discussão, de 3,3V e 1,2V (22uF e 10uF respectivamente).  

 

O projetista deve atentar a esse efeito e aumentar, caso necessário, o valor da capacitância nominal de entrada e/ou saída a ser usada, para compensar este efeito. Usemos como  exemplo a fonte de 3.3 V, onde o conversor deve ter uma capacitância de saída em torno de 20uF, de acordo com o projeto. Tal valor implicaria no uso de dois capacitores de 10uF em paralelo, correto? Não, pois, devido a queda de capacitância em função da tensão DC aplicada ao capacitor, o valor de 10uF em 3,3V é 40% menor (Valor real de 6uF). Com isso, a capacitância de saída seria de apenas 12uF (ponto vermelho na figura 4).  Assim fez-se necessário aumentar esses capacitores para 22uF cada – que em 3,3V se tornam 50% menor, ou seja, 11uF cada um (ponto vermelho na figura 5). Para o caso da fonte de 1,2V, a queda na capacitância é de apenas 10% (ponto verde na figura 4), o que não causa nenhum problema ao circuito.     

    

figura4e5

 

Conclusão

 

Fica evidente que as empresas de desenvolvimento de hardware estão vendo os benefícios de se utilizar reguladores chaveados em seus produtos, onde uma eficiência global maior é atingida – economizando assim energia elétrica do consumidor - e custos menores de fabricação são envolvidos.

 

Os resultados obtidos com a implementação prática dos reguladores para o nucleo e os pinos de entrada e saída da FPGA do kit MercurioIV foram comprovadamente validados e atenderam todos os requisitos do projeto. Na parte do ripple de saída, chegou-se ao valor pico-a-pico de apenas 17,6mV, como  pode ser visto na figura 6. Um excelente resultado, visto que o dispositivo Cyclone IV usado suporta até 100mV de oscilação na sua alimentação nesses barramentos. Caso a aplicação do leitor necessite de um ripple ainda menor, deve-se apenas adicionar uma maior capacitância na saída do conversor.

 

figura6

 

O mercado mostra que o aumento da frequência de chaveamento, na faixa de megahertz veio para ficar. Reguladores chaveados com baixo ripple de saída - comparável ao LDO e de apenas alguns milivolts - eficiência na conversão acima dos 90%, preços reduzidos e área de placa menor são apenas alguns dos motivadores dessa mudança. Inclusive já estão disponíveis reguladores que operam em frequências de até 4MHz. Ao que tudo indica, com os avanços dos semicondutores e dos materiais usados na fabricação de indutores e capacitores, em alguns anos teremos fontes trabalhando na frequência de dezenas de megahertz!

 

Referências

 

(1) - http://www.maximintegrated.com/app-notes/index.mvp/id/5447

(2) - http://www.macnicadhw.com.br/products/mercurion-4-devkit-board

(3) - http://www.maximintegrated.com/datasheet/index.mvp/id/6285

(4) - http://www.tdk.co.jp/ccv/index.asp

(5) - http://www.maximintegrated.com/app-notes/index.mvp/id/1897

 

Figura de destaque retirada de http://www.maximintegrated.com/en/app-notes/index.mvp/id/4087

(*) esse post foi patrocinado pela MACNICA

NEWSLETTER

Receba os melhores conteúdos sobre sistemas eletrônicos embarcados, dicas, tutoriais e promoções.

Obrigado! Sua inscrição foi um sucesso.

Ops, algo deu errado. Por favor tente novamente.

1
Deixe um comentário

avatar
 
1 Comment threads
0 Thread replies
0 Followers
 
Most reacted comment
Hottest comment thread
1 Comment authors
Marcos Ribeiro Recent comment authors
  Notificações  
recentes antigos mais votados
Notificar
Marcos Ribeiro
Membro
Marcos Ribeiro

Excelente artigo! Parabéns.