Implementações de Gateway com RISC-V

gateway com RISC-V

As arquiteturas de conjunto de instruções reduzidas (ISAs), como o RISC-V, fornecem maior eficiência e menos consumo de recursos do que suas contrapartes mais complexas. As aplicações de Internet das Coisas Industrial (IIoT) geralmente exigem altos níveis de conectividade e cooperação entre os módulos, mantendo os custos baixos e reduzindo o consumo de energia. A placa de desenvolvimento Terasic T-Core FPGA MAX 10 fornece uma plataforma de projeto de hardware abrangente construída em torno do FPGA Intel® MAX 10 para projetos baseados em RISC-V. É uma solução de desenvolvimento ideal para projetos econômicos em aplicações de controle e apresenta lógica programável líder do setor para flexibilidade de projeto.

Gateways para aplicações IIoT

Um gateway da Internet das Coisas (IoT) combina e conecta uma variedade de leituras de sensores – geralmente usando comunicações seriais analógicas, digitais ou simples – para canais de comunicação serial de nível superior, como um UART simples, canais mais complexos, como I²C ou SSI, ou mesmo CAN, USB ou Ethernet. Esse dispositivo tipo bridge geralmente faz algum cálculo local para que os dados brutos não precisem ser enviados para a nuvem – em vez disso, uma notificação é enviada quando uma leitura do sensor bate com as regras estabelecidas.

Uma plataforma de desenvolvimento para tal hardware IoT requer uma quantidade significativa de flexibilidade – no lado do sensor, suportando uma variedade de entradas analógicas, entradas de uso geral e comunicações seriais simples; e no lado do gerenciamento, fornecendo comunicações de nível superior (como I²C e SSI)—enquanto fornece capacidade computacional e de armazenamento para processamento de dados.

Uma placa de desenvolvimento ideal para esse tipo de hardware é a Terasic Technologies T-Core FPGA MAX 10 Development Board (Figura 1). O FPGA MAX 10 pode implementar muitos elementos lógicos programáveis ​​de interfaces seriais padrão. O FPGA também pode hospedar um núcleo RISC-V para processamento, e a placa possui um dispositivo flash QSPI externo para código-fonte e armazenamento de dados. O FPGA possui dois ADCs, com até 10 pinos para leituras de sensores. A placa possui 12 pinos de E/S para uso geral ou como canais de comunicação I²C ou SSI.

Gateway com RISC-V
Figura 1: A placa de desenvolvimento T-Core FPGA MAX 10 (Fonte: Mouser Electronics)

Implementando RISC-V para aplicações Gateway IoT na placa de desenvolvimento Terasic T-Core FPGA MAX 10

A implementação de um processador RISC-V eficiente na placa de desenvolvimento alinha-se diretamente com muitos dos principais requisitos de uma bridge IoT. Os aspectos mais críticos incluem maior eficiência em energia e processamento, custos mais baixos, ampla flexibilidade de protocolo e fortes requisitos de segurança.

Eficiência

Uma das vantagens fundamentais do RISC-V ISA é sua eficiência de processamento. As operações simples da CPU usam a memória diretamente sem registros especialidados, aumentando a velocidade e reduzindo o espaço de memória necessário. Com um subsistema de cache, os locais usados ​​com frequência ficam automaticamente disponíveis com tempos de acesso reduzidos, aproveitando os benefícios do acesso rápido a registros especializados sem codificação complicada e menos eficiente. Os gateways se beneficiam dessa vantagem com baixo consumo de energia e pequeno espaço de código. Além disso, os gateways são muito intensivos em transferência de dados porque os pacotes de dados geralmente são apenas transferidos, divididos ou agrupados. É necessário um processamento mínimo para mudar de um protocolo para outro, tornando o movimento eficiente da memória um benefício importante. O processamento mais eficiente também ajuda a implementar funções de gateway orientadas por IA para identificar eventos incomuns e prever possíveis problemas, antes que se tornem realmente problemas.

Flexibilidade e suporte de protocolo

Os gateways precisam ser flexíveis no protocolo, no sistema operacional e na conectividade física, e também modulares em sua construção. A arquitetura de código aberto RISC-V facilita o suporte a vários protocolos e a adaptação às mudanças nos requisitos. Acessar o código-fonte para drivers e pilhas de periféricos e os protocolos associados facilita a modificação deles conforme necessário, tanto durante o desenvolvimento quanto após a implantação. Isso facilita a modularização de periféricos e protocolos para que possam ser facilmente trocados, atualizados ou aprimorados à medida que os padrões do setor mudam. Isso pode estender a vida útil de um gateway IIoT e reduzir o custo geral de implantação do sistema – um fator chave nas implementações de IIoT.

Segurança

A segurança baseada em hardware RISC-é vital para confiança (trust), a base de qualquer sistema de segurança robusto. A raiz da confiança é o ponto de partida seguro conhecido para uma série de funções relacionadas à segurança, como inicialização segura, cálculos criptográficos, chave segura e armazenamento de certificados. A raiz da confiança geralmente é suportada com hardware especializado para proteger dados seguros e funções periféricas, implementar proteção contra adulteração, gerar chaves e fornecer atualizações seguras para software da aplicação. Quando um sistema requer armazenamento em nuvem, o gateway pode usar padrões criptográficos confiáveis ​​para proteger dados no envio de dados para a nuvem (Figura 2).

Com implementações de código aberto disponíveis para criptografia, gerenciamento de certificados e protocolos de comunicação de dados seguros, o desenvolvedor tem acesso a todo o código relacionado à segurança, facilitando o teste e a verificação da robustez do projeto. Além disso, a capacidade de personalizar e atualizar o código conforme necessário para requisitos de aplicações específicos – sem a necessidade de esperar que terceiros desenvolvam e lancem atualizações periódicas – é um benefício adicional de um ambiente de código aberto.

Gateway com RISC-V
Figura 2: O gateway pode usar padrões criptográficos confiáveis ​​para proteger dados no envio para a nuvem. (Fonte: sdecoret/Shutterstock.com)

Conclusão

Os gateways continuarão a evoluir à medida que o ambiente IIoT produz novas aplicações e fluxos de receita. À medida que eles mudam e se tornam mais complexos, será necessário poder de processamento adicional, o que significa que mais processamento de dados no gateway para minimizar o tráfego de dados para a nuvem também será necessário. A placa de desenvolvimento Terasic T-Core FPGA MAX 10 pode fornecer aos desenvolvedores as ferramentas necessárias para projetar soluções econômicas de chip único para essas aplicações com uso intenso de dados. As ferramentas prontas pra uso de RISC-V disponíveis com o kit propicia eficiência, flexibilidade e segurança necessárias para bridges IoT no presente e no futuro.

Artigo escrito por Alex Pluemer e publicado no blog da Mouser Electronics: Gateway Implementations with RISC-V

Traduzido por Equipe Embarcados.Visite a página da Mouser Electronics no Embarcados

(*) este post foi patrocinado pela Mouser Electronics

JUNTE-SE HOJE À COMUNIDADE EMBARCADOS

Sem licença Creative Commons
Home » Hardware » Implementações de Gateway com RISC-V
Comentários:
Notificações
Notificar
guest
0 Comentários
Inline Feedbacks
View all comments
Talvez você goste:
Menu