Placa de desenvolvimento DE0-CV com FPGA Altera Cyclone V

A Placa de desenvolvimento DE0-CV é uma ótima opção de placa de desenvolvimento para que você possa começar a trabalhar com os FPGAs Altera da família Cyclone V.
fpga altera cyclone v

Fiz um post sobre a placa DE0-Nano há alguns meses aqui no Embarcados. Tratava-se de uma placa de desenvolvimento bem barata da Terasic desenvolvida em parceria com a Altera, utilizada principalmente para aprender a programar FPGA, utilizando, claro, Verilog e VHDL.

A Terasic acabou de lançar mais uma placa muito interessante para quem quer desvendar os FPGAs da família Cyclone V da Altera. Trata-se da placa DE0-CV que conta com um FPGA 5CEBA4F23C7N(49.000 elementos lógicos), 3080 Kbits de memória, 64MB SDRAM, x16 bits memória de dados e 4 PLLs fracionados. Ela não precisa de nenhum dispositivo externo para ser programada. Basta conectar a placa à uma porta USB de um PC, sendo alimentada e reconhecida caso o software Quartus 14.0 da Altera esteja instalado no PC, bem como os drivers da placa. Isso é o que eles chamam de “On-board USB-Blaster circuit for programming“. A IDE é grátis na versão WEB Edition e pode ser baixada no link.

Além do FPGA, a placa conta com:

  • 10 Leds, 10 slide switches, 4 push buttons, botão de reset, 6 displays de 7 segmentos;
  • 2 conectores, cada um com 36 pinos para que se possa ter acesso aos IOs de expansão e pinos de alimentação;
  • Conector VGA;
  • Conector PS2;
  • Conector para Micro SD Card, que pode ser acessado também através de comunicação SPI;
  • Memória SDRAM de 64MB;
  • Alimentação por um conector USB tipo mini-AB ou por um conector externo.

 Veja o diagrama de blocos da placa na figura 1, a vista superior e a vista inferior da placa nas figuras 2 e 3, respectivamente.

deo2
Figura 1: Diagrama de Blocos da Placa DE0-CV
de01
Figura 2: Lado Superior da placa
de02
Figura 3: Lado inferior da placa

 Veja o video da Terasic sobre essa placa:

Para aprender mais sobre FPGA confira os artigos de André Prado neste site:

Rodrigo Pereira está explicando como projetar um processador em Verilog na seguinte série:

Referências

http://www.terasic.com.tw/en/
http://www.altera.com
https://www.altera.com/products/fpga/cyclone-series/cyclone-v/overview.html
http://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=1&No=921&PartNo=1
http://dl.altera.com/?edition=web
https://www.embarcados.com.br/slideintroducaofpga/
https://www.embarcados.com.br/slideintroducaofpga/
https://www.embarcados.com.br/altera-university-cursos-livros-fpga/
https://www.embarcados.com.br/processadores-programaveis-verilog-organizacao-parte-2/

Sou formado em Engenharia Elétrica na USP Sao Carlos, com mestrado em Engenharia Elétrica no Rochester Institute of Technology pelo CsF. Tenho 17 anos de experiência em projetos de circuitos eletrônicos. Escrevo regularmente para o Embarcados, adoro eventos sobre tecnologia, onde posso rever amigos e conhecer pessoas do ramo.

Notificações
Notificar
guest
0 Comentários
Inline Feedbacks
View all comments

WEBINAR

Visão Computacional para a redução de erros em processos manuais

DATA: 23/09 ÀS 17:00 H