Caio Alonso
Engenheiro da Computação e Mestre em Engenharia Elétrica pela Universidade Federal de Itajubá. Possui experiência no desenvolvimento de hardware e firmware para sistemas embarcados. Apaixonado por projetos de circuitos digitais utilizando VHDL/Verilog. Atualmente trabalha no desenvolvimento de inversores de frequência na WEG Drives & Controls - Automação em Jaraguá do Sul. Santista roxo, curte praia, frescobol e kitesurf.
Evitando metaestabilidade na prática - VHDL
Este artigo irá apresentar um projeto em VHDL de uma cadeia de flip flops de sincronismo para evitar a metaestabilidade em FPGAs. Confira!
Controle de Motores
Para você que não quer revisar toda a literatura em livros e materiais disponíveis na internet, aprenda sobre controle de motores com webinars da TI!
Metaestabilidade
Neste artigo iremos apresentar o conceito de metaestabilidade em sistemas digitais de maneira simples e rápida, propondo uma solução para eliminá-lo.
PULPino: Um processador open source pronto para o IoT
Conheça o PULPino, um processador open source pronto para o IoT criado por pesquisadores do Laboratório de Sistemas Integrados da ETH Zurich.
Tutorial de Verilog: Contador binário síncrono crescente Mod 10 com reset síncrono em nível...
Continuando a série Tutorial de Verilog, veja este artigo, explicando o Contador binário síncrono crescente Mod 10 com reset síncrono em nível lógico baixo.
