Arquitetura Intel 8051

Instruções do Intel 8051 Mapa de Memória no Intel 8051 8051 Arquitetura Intel 8051

Olá, caro leitor! Este artigo é continuação da série Intel 8051 e tem como principal objetivo caracterizar os elementos presentes na arquitetura básica de um sistema computacional, servindo de base para entender a arquitetura Intel 8051.

Organização Básica de um Sistema

Um dos principais componentes do computador é o processador. Basicamente o processador é o dispositivo encarregado de realizar os cálculos, processar e enviar requisições para dispositivos periféricos e efetuar todos os processos que permitem o funcionamento de um computador. Embora seja a principal unidade de um computador, o processador deve ser capaz de interagir com dispositivos periféricos como memórias, dispositivos de entrada e saída, conversores de sinais, entre outros. Internamente o processador é dividido em várias unidades, cada uma com um propósito específico. Embora os diversos tipos de processadores tenham suas peculiaridades, a estrutura interna pode ser generalizada em algumas unidades especificas [5-6]. Conforme a Figura 1, todo sistema pode ser representado por cinco elementos: a unidade lógica e aritmética – ULA, a unidade de memória, a unidade de controle – UC, e as unidades de entrada e saída.

Organização básica de um sistema
Figura 1: Organização básica de um sistema [5].

Conforme a Figura 2, todas essas unidades são integradas por meio de um sistema de interconexão, isto é, dos barramentos do sistema. Uma das características de um barramento é a sua largura em bits, isto é, o tamanho das informações que trafegam pelo barramento. Assim, o tamanho do barramento de endereços implica no número de endereços que o sistema pode utilizar, assim como o tamanho em bits dos registradores utilizados para armazenar os endereços e no formato da instrução. Já o barramento de dados determina o tamanho da palavra utilizada pelo sistema, isto é, o tamanho em bits dos dados armazenados em cada endereço [6].

Interconexão de barramento
Figura 2: Interconexão de barramento [4].

A sequência de operações realizadas pelo computador é determinada a partir da unidade central de processamento, ilustrada na Figura 3. Internamente, a CPU, é dividida em componentes que executam funções específicas como o caso da unidade de controle e a unidade lógica e aritmética. Isso é ilustrado na Figura 4.

Conexão da CPU aos barramentos do sistema.
Figura 3: Conexão da CPU aos barramentos do sistema [4].

A unidade de controle é responsável por interpretar e executar as instruções armazenadas na memória, além de gerar sinais de controle para os outros módulos do computador. Já a unidade lógica e aritmética é utilizada para realizar operações sobre os dados binários [4].

Composição da CPU.
Figura 4: Composição da CPU [4].

Arquitetura e Organização do 8051

O barramento de endereços do 8051 é de 16 bits, portanto pode gerar 65536 endereços. O barramento de dados é de 8 bits e bidirecional, isso significa que a CPU pode realizar operações de leitura e escrita na memória. A Figura 5 mostra a conexão de um 8051 com memórias externas em que é possível verificar o tamanho de cada barramento. Além disso, os sinais de controle, tais como ALE, PSEN, RD e WR, são gerados pela CPU e compõe o barramento de controle.

Sistema baseado na CPU 8051.
Figura 5: Sistema baseado na CPU 8051 [5].

No 8051, unidade de controle é chamada de Timing and Control. As operações realizadas pela ULA, ilustrada na Figura 6, são determinadas pelos sinais de controle gerados na unidade de controle. Os dados a serem operados pela ALU podem ser oriundos da memória, de um registrador ou de valores imediatos. O resultado das operações podem ser transferidos para memória ou registradores. Além disso, o registrador PSW mantem informações sobre essas operações, denominadas flags de estado.

Visão de alto nível da ULA.
Figura 6: Visão de alto nível da ULA [4].

Um dos principais registradores que compõe a unidade de controle é o contador de programa (PC). Esse registrador armazena o endereço da instrução buscada na memória. Já o registrador de instruções armazena essa instrução para que seja decodificada e executada. Além disso, outros elementos, tais como registrador Acumulador, registrador auxiliar B, Data Pointer Register (DPTR), Stack Pointer (SP), Programa Status Word (PSW), registradores de propósito geral (R0~R7), compõe essa arquitetura. Esses registradores são ilustrados na Figura 7.

Arquitetura do Intel 8051.
Figura 7: Arquitetura do 8051 [2].

Além desses módulos, o 8051 apresenta alguns periféricos que podem ser configurados por meio dos registradores. O microcontrolador 8051 conta com 2 temporizadores/contadores de 16 bits para uso geral, uma interface serial full-duplex e quatro portas de E/S. Os detalhes de cada periférico e seus registradores serão apresentados nos próximos artigos da série.

Referências

  • [1] MCS® 51 Microcontroller Family User’s Manual.
  • [2] 8051 Architecture Microcontroller.
  • [3] PATTERSON. D. A.; HENNESSY. J. L. Computer Organization and Design: The Hardware/Software Interface 5th Edition. Morgan Kaufmann-Elsevier. 2013.  
  • [4] STALLINGS, W. Arquitetura e organização de computadores. Pearson Prentice-Hall, 8ª ed., São Paulo. 2010.
  • [5] TOCCI, R. J; WIDMER, N.S; MOSS, G. L. Sistemas Digitais – Princípios e Aplicações. Prentice-Hall, 11ª ed. São Paulo. 2011.
  • [6] WEBER, R. F. Fundamentos de arquitetura de computadores 4ª ed. Bookman. Porto Alegre. 2012.
  • Créditos para a Imagem Destacada.

Outros artigos da série

<< Intel 8051Ciclo de Execução no Intel 8051 >>
Licença Creative Commons Esta obra está licenciada com uma Licença Creative Commons Atribuição-CompartilhaIgual 4.0 Internacional.

Receba os melhores conteúdos sobre sistemas eletrônicos embarcados, dicas, tutoriais e promoções.

Hardware, Sistemas Digitais
Comentários:
Notificações
Notificar
guest
0 Comentários
Inline Feedbacks
View all comments
Talvez você goste:

Séries



Outros da Série

Menu

EVENTO ONLINE

Simplificando seus projetos de Internet das coisas com o iMCP HT32SX Sigfox

DATA: 18/05 às 15:00h